從 CoWoS 到 CoPoS：AI 晶片時代的先進封裝檢測與量測挑戰

重點摘要

隨著生成式 AI、大型語言模型（LLM）與高效能運算（HPC）需求爆發，半導體產業正從單純依賴前端製程微縮，轉向以「異質整合」與「先進封裝」驅動的系統級效能提升模式。目前主流與新世代核心技術包括：

• 2.5D 封裝： CoWoS-S / R / L（中介層整合技術）

• 3D IC 堆疊： SoIC（TSV 矽穿孔 / Cu-Cu 混合鍵合）

• 面板級封裝： CoPoS / FOPLP（大尺寸玻璃與有機基板技術）

• 光電共同封裝： CPO（矽光子共同封裝技術）

根據 IEEE ECTC、IMAPS 與 IPFA 等國際指標性研究證實，隨著封裝結構由平面走向立體與面板化，傳統 2D 光學檢測已面臨物理極限。內部結構不可視、微縮結構的 3D 幾何量測精度，以及異質材料引發的光學成像干擾，成為當前量產良率的三大核心技術挑戰。在此產業趨勢下，和全豐光電建構了完整的 AI +AOI + 3D Metrology + OCT 穿透式檢測整合平台，透過軟硬體深度協同，協助半導體製造端建立閉環製程控制（Closed-loop Process Control），全面突破先進封裝的製程盲點並優化良率。

1. AI 時代驅動的先進封裝演進

在傳統製程微縮逼近物理極限與經濟效益臨界點的背景下，單純依靠縮小電晶體尺寸已無法滿足 AI 晶片對極致算力的渴望。異質整合（Heterogeneous Integration）技術應運而生，其核心邏輯是將處理器（GPU/CPU/ASIC）、高頻寬記憶體（HBM）與各類型加速器，透過高密度互連技術整合於單一封裝內，以實現超高頻寬、低延遲與低功耗的表現。

先進封裝的演進路徑展現出清晰的技術軌跡：由平面走向立體、由晶圓級走向面板級、由電訊號走向光電融合。這場技術範式的轉移，使封裝製程由早期的「後段（Back-end）封裝」逐漸轉化為與「前段（Front-end）製程」技術邊界日益模糊的「中段（Middle-end）高精密製造」。封裝線寬線距的持續微縮，讓檢測（Inspection）與量測（Metrology）的精細度要求直接跨入微米（μm）甚至奈米（nm）級別。

2. 2.5D / 3D IC / CoPoS 技術架構差異

2.1、2.5D 封裝（CoWoS）

2.5D 封裝（以 TSMC CoWoS 為代表）透過矽中介層（Silicon Interposer）或有機中介層，將多顆晶片與HBM 平面排列整合。此架構中，重佈線層（RDL）的佈線密度、微凸塊（Micro-bump）的焊接品質以及中介層本身的完整性，直接決定了高頻寬傳輸的訊號品質。

2.2、3D IC（SoIC / TSV）

相較於 2.5D 的平面排列，3D IC（如 TSMC SoIC）實現了真正的垂直堆疊。技術核心利用矽穿孔（TSV）與銅-銅混合鍵合（Cu-Cu Hybrid Bonding）進行無凸塊（Bumpless）直接接合，讓訊號傳輸路徑縮至最短。然而，這種極致的立體化結構也帶來了鍵合界面氣孔、層離以及多層堆疊引發的嚴重複雜應力問題。

2.3、CoPoS / FOPLP（面板級封裝）

為了進一步追求高產能與降低單位製造成本，產業正式從圓形的晶圓級封裝向方形的面板級封裝（Panel Level Packaging）跨進。其中 CoPoS（Chip-on-Panel-on-Substrate）作為最新演進技術，不僅延續了傳統 FOPLP 的大面積高產能優勢，更因應 AI 晶片超大尺寸的整合需求，逐步導入玻璃基板（Glass Core Substrate）。玻璃基板具備卓越的熱穩定性與極佳的表面平整度，能支撐更密集的線寬佈線，但也引發了全新的超大面積檢測盲區與嚴重的面板翹曲（Warp）管理難題。

2.4、先進封裝架構與技術指標對比

技術架構	核心代表製程	關鍵互連技術	2026 年業界主流應用	檢測核心痛點
2.5D 封裝	CoWoS-S / R / L	Silicon / Organic Interposer, Micro-bump	AI GPU (如 NVIDIA Blackwell 系列) / HBM3e	Micro-bump 共面性 (Coplanarity)、RDL 線寬線距 (L/S) 微縮。
3D IC	TSMC SoIC, Intel Foveros	TSV (矽穿孔) / Cu-Cu Hybrid Bonding	HBM4 / 下世代中央處理器垂直堆疊	鍵合界面氣孔 (Void)、層離 (Delamination)、TSV 盲孔填孔品質。
面板級封裝	CoPoS / FOPLP	Large-area RDL Fan-out / 玻璃基板 (Glass Substrate)	大尺寸、多晶片異質整合 AI 加速器	大面積面板翹曲 (Warp)、玻璃重影干擾、高難度大尺寸搬運。
光電共同封裝	CPO	PIC (光電整合晶片) / V-Groove 光纖對位	超大型 AI 資料中心 800G/1.6T 高速光模組	亞微米級 (Sub-micron) 光學對位誤差、光耦合損耗分析。

3. 先進封裝三大檢測挑戰

3.1、內部缺陷不可視問題（Sub-surface Defect Detection）

在 3D IC、HBM4 與多層堆疊結構中，關鍵接合面皆被深埋在晶片內部。例如 TSV 填孔是否飽滿、Cu-Cu Hybrid Bonding 界面是否緊密、Underfill（底部填膠）是否均勻等。傳統二維光學式 AOI 僅能擷取外觀表面的影像，面對這些內部微小氣孔（Void）、微裂紋（Crack）與層離（Delamination）缺陷完全無能為力。若缺乏有效的非破壞性穿透檢測手段，這些缺陷將成為封裝可靠性的隱形殺手。

3.2、3D 幾何量測精度與應力失控

進入微米級世代後，空間上的幾何形貌控制直接決定了物理接合的成敗。以下物理維度的量測精準度缺一不可：Micro-bump / Pillar： 高度（Height）、共面性（Coplanarity）與傾斜度（Tilt）。

晶圓與面板層級： 總厚度變異（TTV）、薄化後的厚度（THK）以及因異質材料膨脹係數（CTE）不匹配導致的翹曲（Warp）。微凸塊只要出現數微米的高度落差，就會在熱壓合（TCB）時導致局部虛焊、接觸不良或相鄰短路，嚴重衝擊整顆昂貴 AI 晶片的良率。

3.3、異質整合材料造成的光學成像干擾

先進封裝製程在一顆晶片內同時混用了多種光學特性截然不同的異質材料，包含金屬銅柱（Copper Pillar）、高透光高反射的玻璃基板（Glass Core）、半透明的 Underfill、高吸收率的環氧模封化合物（EMC）等。這種材料的多樣性導致光學檢測時面臨嚴重的光學反射障礙：金屬高反射： 銅柱頂端易產生嚴重眩光（Glare）導致局部過曝，使高度量測數據失真。玻璃多重折射： 玻璃基板因雙折射效應產生重影（Ghosting），嚴重干擾底層重佈線層（RDL）線路形貌的辨識。高縱橫比（High Aspect Ratio）結構： TSV 盲孔或 TGV（玻璃穿孔）深處易形成陰影遮蔽（Shadowing），使孔底缺陷隱匿。低對比界面： 複合材料邊界對比度極低（Low Contrast），使傳統規則式（Rule-based）AOI 系統的演算法極易發生誤判。

4. AI 在先進封裝檢測中的應用

根據 IEEE IPFA 與 Engineering Proceedings 的最新研究，AI 已從過去輔助性的工具，演進為先進封裝產線不可或缺的核心驅動引擎。傳統 AOI 依賴工程師手動調整灰階、幾何邊緣等人工規則，面對異質材料引起的複雜干擾與光學雜訊時，往往會產生高達 30% 以上的虛警率（Overkill Rate），造成產線巨大的點檢負擔。導入基於卷積神經網路（CNN）等深度學習技術的 AI AOI 系統，能夠在海量影像背景中精準進行缺陷自動分類（ADC）與 failure analysis（失效分析）。AI 能夠學習並適應金屬眩光與玻璃重影的光學規律，精準過濾材料背噪，識別真正的製程異常。研究數據指出，結合 AI 的智慧檢測平台能降低超過 20% 的過殺率，在確保缺陷零漏檢（Zero Underkill）的前提下，大幅提升全自動化產線的稼動率（OEE）與產出效率。

5. 和全豐 AI + AOI + 3D Metrology 整合解決方案

針對先進封裝由 2.5D、3D IC 到 CoPoS 面板級與 CPO 矽光子製程的演進，和全豐光電推出了彈性平台化架構的整合式檢測與量測解決方案。此平台打破了傳統單一機台的功能限制，可針對不同封裝型態配置專屬光學模組與 AI 智慧軟體系統。

5.1、CoWoS 晶圓級應用：微縮互連精密監控

高精密 3D 光學量測： 實現奈米級（nm）精度的 Bump Height 量測與 Coplanarity / Tilt 分析。

動態變形補償： 即時監控晶圓薄化後的 THK（厚度）變異與 TTV，精準掌握全晶圓 Warp（翹曲）形貌。

效益： 有效抑制因應力形變導致的虛焊與對位誤差，保障異質整合晶片間的超高頻寬通訊。

5.2、CoPoS / FOPLP 面板級應用：大面積高速掃描與變形校正

高速智慧線掃描（Line Scan）： 配備動態即時對焦系統，在高速掃描過程中主動補償大尺寸面板因受熱產生的翹曲高度差，徹底解決脫焦與誤判問題。

雷射散射粒子檢測與 AI 去噪： 在具備多重反射與重影的玻璃基板（Glass Core）上，精準過濾背景雜訊，辨識亞微米級（Sub-micron）的微粒污染、表面刮傷（Scratch）與微細缺陷。

效益： 突破高產能大面積製造的良率瓶頸，適應下世代玻璃基板封裝量產。

5.3、3D IC / SoIC 應用：OCT 非破壞性穿透式內部檢測

對於 HBM4 與 SoIC 等多層垂直堆疊結構，表面 AOI 已完全失效，而傳統破壞性切片（FIB-SEM）耗時且無法用於全檢。

技術優勢： 獨家整合 OCT（光學相干斷層掃描）非破壞性穿透檢測技術。利用特定長波長光束的穿透與干涉特性，在不破壞晶片的前提下，直接穿透多層矽晶圓介面，精準解析 TSV 的填孔深度、填孔飽滿度，並在 3D 空間中精準捕獲隱藏在 Cu-Cu 鍵合界面內的微小氣孔（Void）與層離（Delamination）缺陷。

效益： 將內部缺陷檢測由「事後抽檢」提升至「產線在線全檢（In-line Inspection）」，確保極致的產品長期可靠度。

5.4、CPO / 矽光子應用：亞微米級光學精準對位

隨著 AI 資料中心傳輸速率向 800G 與 1.6T 演進，光電共同封裝（CPO）技術將光纖與光電整合晶片（PIC）直接整合。光纖與 PIC 光學通道間的對位精度直接決定了光耦合損耗（Optical Loss）。

技術優勢： 發展高精度孔位座標演算法與自動化耦合量測系統。實現亞微米級（Sub-micron）的光纖對位量測與 PIC 定位分析，自動補償空間六自由度（6-DoF）的微小偏差。

效益： 解決光耦合誤差所引發的訊號損耗，建立穩定的矽光子量產製程能力。

6. 從檢測設備走向智慧製程控制（Advanced Process Control）

在 AI 晶片的先進封裝時代，和全豐檢測與量測系統的角色已跨越傳統「品質把關者（Go/No-Go

Gatekeeper）」的限制，全面進化為智慧製程優化平台（Advanced Process Control, APC）。

透過和全豐的智慧製程分析平台，系統將高速 AOI 擷取的缺陷資訊、3D 量測的高度形貌數據以及 OCT 內部結構特徵進行多維度數據融合。利用 AI 缺陷根因分析（Root Cause Analysis），系統能即時捕捉產線的製程變異趨勢（例如特定區域微凸塊高度連續下滑、面板翹曲率超出安全閾值）。

數據將以即時閉環（Closed-loop）形式回饋給前段製程設備（如電鍍機、化學機械平坦化 CMP、熱壓合

機），提示工程師在不良品成型前提前修正參數。這種從「事後攔截」到「事前預警與動態修正」的轉變，能大幅降低製程變異、降低報廢成本、提升設備稼動率，從根本上確保了昂貴 AI 晶片封裝的整體良率與獲利能力。

7. FAQ 關鍵技術問答

Q1：當 HBM4 與 SoIC 導入 Hybrid Bonding（混合鍵合）後，傳統 AOI 為什麼會面臨檢測盲點？

A1：傳統 2D 或 3D AOI 仰賴可見光照射物體表面的反射影像。而 Hybrid Bonding 是將銅-銅（Cu-Cu）接合面完全埋入多層晶片垂直堆疊的結構內部，屬於外觀上不可視的內部結構。傳統光學檢測無法穿透矽晶圓，因此無法發現接合面的細微氣孔或層離。必須透過如和全豐的光學檢測技術，利用特定長波長光束穿透材料，才能在非破壞性的前提下捕捉內部缺陷。

Q2：針對 CoPoS 與 FOPLP 面板級封裝，如何解決大面積檢測與面板翹曲（Warp）造成的量測失真？

A2：方形大尺寸面板（如 600mm×600mm）在封裝熱製程中，因材料間的熱膨脹係數（CTE）差異，邊緣與中心極易產生嚴重的物理翹曲。若使用固定焦點的傳統 AOI，掃描時會因表面高度不一而產生局部嚴重脫焦、影像模糊或量測數值失真。和全豐採用 3D智能線共軛焦，在高速搬運與掃描過程中可自動補償翹曲引起的高度差，確保全區域清晰成像解決大面積量測盲點。

Q3：AI 在和全豐的檢測平台中扮演什麼角色？如何降低半導體產線的過殺率（Overkill Rate）？

A3：先進封裝常混用金屬、玻璃、EMC 等異質材料，傳統基於人工設定規則（Rule-based）的 AOI 面臨嚴重的眩光與多重反射雜訊，常將非缺陷的材料反射誤判為製程異常。和全豐平台導入 CNN 深度學習缺陷分類演算法（AI AOI），能自動過濾高反射眩光與重影雜訊，精準區分「真缺陷」與「材料背景雜訊」，減少人工覆檢成本。

Q4：新世代 AI 晶片封裝中，為什麼玻璃基板（Glass Core Substrate）成為熱門趨勢？其光學檢測挑戰為何？

A4：為了容納更大算力的晶片整合，傳統有機基板在超大尺寸下易因剛性不足與熱膨脹而變形。玻璃基板因具備極高的表面平整度、優異的機械強度與高熱穩定性，成為大尺寸 CoPoS 封裝的首選。但玻璃的高度透光與雙折射特性會引發嚴重的重影（Ghosting）與多重折射干擾，導致傳統光學系統無法正確辨識表面佈線。和全豐透過獨門的多波段複合光源技術與去噪演算法，能有效消除玻璃重影，確保 RDL 線路檢測的精準度。

Q5：和全豐的 3D 量測（3D Metrology）系統與傳統 AOI 設備有何本質上的不同？兩者如何搭配？

A5：傳統 AOI 側重於二維平面的「缺陷辨識」（如表面刮傷、微粒污染、線路斷路）；而 3D 量測則提供空間立體的「幾何量化資訊」，可精準測出高度、深度、共面性與傾斜度。在先進封裝中，兩者必須協同工作。例如在 CoWoS 製程中，先由 AOI 檢測 Micro-bump 表面是否有異物污染，再由 3D 量測檢測每個凸塊的高度是否均勻，兩者結合才能建立完整的品質控制流程。

8. 聯繫和全豐

先進封裝的良率之爭，本質上就是一場檢測與量測精度的競爭。隨著製程向 3D IC、CoPoS 玻璃基板與 CPO矽光子技術邁進，及早建立高精度的品質監控機制，是搶佔 AI 晶片市場先機的絕對關鍵。

如果您目前正處於以下製程階段，並面臨結構微縮、內部不透明缺陷、大面積翹曲或光學材料干擾等檢測技術瓶頸：

• CoWoS / 2.5D IC 高密度晶圓級封裝

• 3D IC / SoIC / HBM4 混合鍵合製程開發

• CoPoS / FOPLP 下世代玻璃基板面板級封裝

• CPO / 矽光子光學模組亞微米級精密對位

和全豐光電擁有一支深耕半導體光學檢測與 AI 演算法的專家團隊，能夠為您提供從研發階段的樣品驗證、缺陷根因分析，到量產階段的 In-line 線上全檢與 APC 智慧製程控制系統部署。

👉 點此聯繫和全豐光電專門專家

取得專屬製程檢測評估方案，與我們共同打造零盲點、高良率的新世代先進封裝產線。